内存有效存取时间怎么求

---

一、在计算机中什么是内存存取时间和存储周期？

访问时间是指CPU向内存读取或写入数据的处理时间。

以读为例，当CPU向内存发出指令时，会要求内存访问特定地址，内存从CPU到CPU响应CPU后，直到CPU接收到数据，它变成了一个读取过程。

存储周期：发起两次连续的读或写操作所需的最短时间

内存访问周期一般为60ns-120ns。单位以纳秒（ns）计量，换算关系为1ns=10-6ms=10-9s，常见的有60ns、70ns、80ns、120ns等，标注为-6、-7、-。内存中的8、-120等字样。值越小，访问速度越快。

扩展信息

两个基本的内存操作是“读”和“写”，指的是存储单元的传输在存储寄存器（MDR）之间进行读写。从存储器接收到读命令到读信息稳定在MDR输出端的时间间隔称为“TA访问时间”。两次独立访问操作之间所需的最短时间称为“TMC存储器周期”。半导体存储器的存取周期一般为6ns至10ns。

存储单元（内存位置）称为“单元”。内存中存储机器字或字节的空间位置。内存被划分为若干个存储单元，这些存储单元按一定的顺序编号，称为“地址”。例如，存储单元存储具有独立含义的代码。即作为一个整体进行处理或运算的一组数字称为“字”。

单词的长度，即单词所包含的位数，称为“单词长度”。如果存储单元按字节划分，一个机器字往往需要存储在几个存储单元中。一旦存储驱动器的内容被写入，尽管重复使用，它们仍然保持不变。如果需要编写新的内容，原来的内容就会被“爆”，成为新编写的内容。

参考来源：-访问周期

参考来源：-访问时间

---

二、在有快表的分页存储系统中，如何计算有效存取时间？

在没有快速表的分段页存储管理系统中，需要对内存进行三次访问才能获得一条指令。每次提取的内容是内存中的段表、内存中的页表以及指令或数据所在的内存页。

快表的命中率对内存访问时间影响很大。当命中率从85%下降到50%时，有效访问时间增加了一倍。因此，在分页存储系统中，应尽可能提高快表的命中率，以提高系统效率。

在具有快表的分页存储系统中，在计算有效访问时间时，需要注意访问快表和访问内存之间的时间关系。典型的系统中，先访问快速表，出现未命中时再访问内存；在某些系统中，快速表和内存同时被访问，当快速表被命中时，所访问的内存被锁定。

详细信息

分段页存储管理系统的管理方法：

因为操作地址空间是分段管理的，所以说这个表示工作地址空间被划分为多个逻辑段，每个段都有自己的段名（类似于分段存储管理）。

2.内存空间的管理仍然和分页存储一样，被划分为多个与页大小相同的物理块，内存空间的分配是基于物理块的。

---

二、在有快表的分页存储系统中，如何计算有效存取时间？分页存储系统使用高速表（TLB、TranslationLookasideBuffer）来加速虚拟地址到物理地址的转换。有效访问时间（EAT）计算考虑了每次内存访问的时间和快速表访问的时间。
1.如果没有快速表，每次地址转换都需要两次内存访问。一种是从页表中获取帧号，另一种是访问实际数据。
2.实现快速表后，大多数情况下可以快速完成地址转换，因为最近使用的页表项存储在快速表中。
3、有效访问时间的计算公式为：EAT=访问高速表的时间+访问内存的时间。如果快速表命中，则该值将接近快速表的访问时间；如果快速表未命中，则该值将接近快速表的访问时间与访问时间之和；记忆。
提高快表的命中率可以显着减少有效访问时间。例如，如果快速表的命中率从85%增加到95%，则即使访问内存的时间保持不变，有效访问时间也会由于命中率的增加而减少。
在设计分页存储系统时，系统架构师会考虑快速表大小、命中率，以及如何有效地将快速表和内存访问结合起来，以最大限度地减少有效访问时间，进而提高系统整体性能。表现。