内存trfc怎么设置合理

---

一、内存超频3200,trefl设多少假设DDR4内存时序参数为3200(16)8G×16，CL16-16-161.35V即可，默认为DDR42133，1.2V，加载XMP可直接将频率提升至DDR4320016-16-16-362T，高频电压为1.35V。如果DDR4内存的第一时序没有校正，尽量不要改变第一时序。首先，您需要从调整第二个时间开始。一般情况下，通过放大tRFC和tREF可以获得更高的频率。ddr4内存与ddr4和ddr42CR内存不同，第一顺序对内存的频率和性能影响不大。ddr4第二时序中的tRTP、tRTW、tWTR对性能影响不大，可以适当放宽，以提高超频后的稳定性。tRRD对性能影响较大。尽量避免为了高频而牺牲tRRD；不显眼且经常被遗忘，但它对性能的影响并不小。不建议牺牲第三时序来换取高频，尤其是tRDRD和tWRWR。

---

二、CPU_Z测的内存时序第5项TRFC行周期时间是大好还是小点好？

TRFC值属于第二小的参数，代表刷新间隔。单位值越小越好。

DDR3内存通常值为90-120。低于80可能会导致不稳定。CL、tRCD、tRP和tRAS就是所谓的一阶矩，它们对粒子性能的影响最明显、最重要。

首先内存时序（英文：Memorytimings或RAMtimings）是描述同步动态随机存取存储器（SDRAM）性能的四个参数：CL、TRCD、TRP和TRAS，单位是时钟循环。

显然，计算机要有序运行，对于创建时间、稳定时间、销毁时间以及不同运动的相互关系必须有严格的要求。对操作信号进行时序控制称为时序控制。只有严格的时序控制才能保证一个有机的具有许多不同功能部件的计算机系统。

扩展信息：

影响内存时序的因素：

将内存时间转换为实际延迟时，最重要的是注意：单位是时钟周期。如果不知道时钟周期的时间，就不可能知道一组数字是否比另一组快。

例如，DDR3-2000内存的时钟频率为1000MHz，时钟周期为1ns。基于此1ns时钟，CL=7给出7ns的绝对延迟。更快的DDR3-2666（1333MHz时钟，每个周期0.75ns）可以使用更大的CL=9，但最终产生的6.75ns绝对延迟较短。

现代DIMM包括串行存在检测(SPD)ROM芯片，其中包含用于自动配置的推荐内存时序。PC上的BIOS可能允许用户调整时序以提高性能（冒着降低稳定性的风险）或在某些情况下提高稳定性（例如使用推荐的时序）。

注意：内存带宽是内存吞吐量的衡量标准，通常受传输速率而非延迟的限制。通过交叉存取多个内部SDRAM组，可以实现最高速度的连续传输。增加带宽可能会以增加延迟为代价。具体来说，每一代新一代DDR内存都具有更高的传输速度，但绝对延迟并没有显着变化，尤其是市场上的第一代新一代产品往往比以前的系统有更长的延迟。

即使内存延迟增加，增加内存带宽也可以提高具有多个处理器或多执行线程的计算机系统的性能。更高的带宽还将提高没有专用视频内存的集成显卡的性能。

参考来源：-内存时序

参考来源：-时序控制