同型号内存体质

任何物体都不是理想的，芯片也是如此。同一批生产的芯片会有不同，以下称为分布（变异性）。该分布随晶圆(D2D)和晶圆(WID)的不同而变化。这些差异的主要表现是切换速度（端口之间的延迟）和静态功耗。当然，我们不会考虑分布造成的器件坏死、短路等影响。过去只考虑D2D分布，因为它决定了一个芯片与另一个芯片的不同。简而言之，这限制了电路延迟/最大频率（时间收敛）。无需考虑WID分配。首先，差别并不大，其次，因为它们可以相互补偿：一个管子更快，另一个管子更慢，最终的总延迟是。现在往下到28nm，大家越来越关注WID分布，特别是像Intel这样的CPU，因为频率很高，寄存器之间的门很少，相互抵消效果不明显。因此，WID分析变得越来越重要。

过去，分布的主要原因是阈值电压（Vth）的分布。如果阈值电压高，管子（芯片）的速度会变慢，但静态能耗会增加（）。节能）。。静态功耗是芯片不做任何工作时所消耗的能量。这对于Intel这样的18亿管CPU来说是不容忽视的。所以这个阈值电压是一个平衡，太高不好，太低也不好。改变阈值电压实际上对Intel等CPU的速度没有太大影响。相比之下，低电压、低功耗器件（例如小型医疗传感器）对阈值电压非常敏感，因此过去主要在此进行物理研究。好吧，我们现在谈谈。在我看来，只要速度与上一代相比保持稳定，节能基本上是第一要务。因此，器件的电压越来越低，0.9V很常见，0.6V也有观察到，所以它对阈值电压很敏感。而且重要的问题是，它们现在不仅对阈值电压敏感，而且随着栅极变得越来越小，栅极之间的金属连接并没有减少，因此速度越来越依赖于片上连接（金属匠）。现在，即使连接的粗糙度也会影响速度。此外，由于布线电阻效应（IRdrop），布线电阻会导致有效栅极电压下降。例如：电压降低10%可能会导致速度降低一倍以上(28nm)。综上所述，设备变得越来越小，分布效应越来越明显。解决方案：最简单的解决方案是加电压。确保最慢的芯片可以工作（基于裕度的设计）。这样，其他一切都会起作用。但这太浪费了。因此出现了一些新的解决方案，主要是为每个芯片设置最合适的工作电压或频率。当然还需要调整阀值电压（body-biasing），这个就不多说了。