内存延迟怎么算

---

一、内存延迟是什么及表示方法介绍内存延迟是由于等待对系统内存中存储的数据的访问完成而引起的延迟。根本问题是处理器（例如Intel®Xeon™处理器）的运行频率约为4GHz，而内存芯片的运行频率仅为400MHz（例如DDR3200内存）——时钟比为10:1。因此，当处理器需要内存缓存之外的数据项时，每个周期必须等待10个时钟周期，内存芯片才能完成数据的获取和发送。通常，需要几个内存周期来获取数据，然后需要更长的时间才能传输到处理器。这意味着检索数据需要数百个处理器周期，在此期间应用程序无法处理任何其他任务。
内存延迟是系统在准备好进行数据访问操作之前等待内存响应的时间。通常用四个连续的阿拉伯数字表示，例如“3-4-4-8”。一般来说，越靠后的四个数字，价值越大。这四个数字越低，内存性能越高。由于没有比2-2-2-5更低的延迟，国际内存标准组织认为当前的动态内存技术无法实现延迟0或1。但这并不意味着延迟越低，内存性能就越高，因为CL-TRP-TRCD-TRAS这四个值一起使用，相互影响程度非常大，但事实并非如此。当值最大时，性能最差，因此更有意义。比率参数非常重要。
第一个数字最重要，表示注册读命令和第一个输出数据之间的延迟（CASLatency），即CL值，单位是时钟周期。这是纵向寻址脉冲的响应时间。
第二个数字代表内存线地址控制器预充电时间（RASPrecharge），它等于tRP。指内存访问字符串结束和重新启动之间的时间间隔。
第三个数字表示内存行地址到列地址的延迟时间（RAStoCASDelay），等于tRCD。
第四个数字表示Act-to-PrechargePrechargeDelay(tRAS)内存线地址控制器的激活时间。
购买内存时，最好选择CL参数相同的内存。由于系统混合了不同速度的内存，系统将以较低的速度运行。即使用CL2.5和CL时。同时使用CL2内存。当连接到主​​机时，系统自动将两个内存都置于CL2.5状态，这会浪费资源。

---

二、内存延迟的详解

内存延迟有一个特殊术语，称为“延迟”。为了形象地理解延迟，我们还可以把内存想象成一个存储数据的数组或者一张EXCEL表。确定每条数据的位置，每条数据在确定行、序号列后都标有行号和列号，该数据是唯一的。存储器工作时，当读取或写入某些数据时，存储器控制芯片会首先传输数据线地址。RAS信号（RowAddressStrobe，行地址信号）被激活，在转换为行数据之前，需要经过几个执行周期，然后CAS信号（ColumnAddressStrobe，列地址信号）被激活。RAS信号和CAS信号之间不同的执行周期构成了从RAS到CAS的延迟时间。CAS信号执行后还需要几个执行周期。对于使用标准PC133的SDRAM，该执行周期约为2-3个周期；对于DDRRAM，该执行周期约为4-5个周期。在DDR中，实际CAS延迟在2到2.5个执行周期之间。从RAS到CAS的时间取决于技术，在5到7个周期之间，这也是基本的延迟因素。
具有较低CL设置的内存具有更大的优势，这可能会反映在整体延迟上。总内存延迟时间有一个计算公式。总延迟时间=系统时钟周期×CL模式数量+访问时间(tAC)。首先，我们来了解一下访问时间（tAC）的概念。tAC是AccessTimefromCLK的缩写，指的是最大CAS延迟时的最大输入时钟数。它以纳秒为单位测量，与周期内存时钟是完全不同的概念。即使一切都是纳秒。访问时间（tAC）代表读写时间，而时钟频率代表内存速度。